I Samarbejde med Dyrberg Trading og Mentor Graphics DK har MR Logic undervist i Diagram tegnings værktøjet DxDesigner (tidligere ViewLogic). Viden om værktøjet er baseret på mere end 12 år som bruger, tester og administrator af værktøjet.
Til iværksætter firma er ydet hjælp og rådgivning til elektronikken til styring af automatisk åbne/lukke mekanisme til møbelskab.
100Mbit Ethernet, baseret på ekstern Phy og med Xilinx Ethernet MAC IP core, og tilhørende backend interface til øvrig funktionalitet er udviklet for kunde. Designet er lavet i VHDL med tilhørende tilhørende testbench til verifikation af design.
For kunde er udført analyse og fejlretning i ustabil analog forstærker til Public Address system i tog. Efter 2 dages arbejde på kundens adresse, var problemet fundet og rettet.
Til et større Telekom projekt har MR Logic udviklet 2 Virtex-2 Pro FPGA'er til Interface mellem Front-end og databehandlings del. En del High speed interfaces er udviklet i projektet. Wishbone bussen (OpenCores) er benyttet internt i FPGA'erne til kommunikation mellem de enkelte byggeblokke. Designet er lavet i VHDL med tilhørende testbenches.

Page 6 of 7