100Mbit Ethernet, baseret på ekstern Phy og med Xilinx Ethernet MAC IP core, og tilhørende backend interface til øvrig funktionalitet er udviklet for kunde. Designet er lavet i VHDL med tilhørende tilhørende testbench til verifikation af design.