Konvertering af udgået ASIC til Xilinx Spartan 3A FPGA. Eksisterende Verilog kode genbruges, men tilpasses ny FPGA arkitektur. Projektet inkluderer desuden redesign af 2 platforms PCB til FPGA istedet for ASIC samt tilpasning af interfaces. Dokumentation i form af diagrammer og styklister bringes desuden op på niveau med det øvrige af kundens dokumentations struktur.