An FPGA Implementation of a transparent bridge between a CPU and a SPI Flash memory interface, through a FIFO.

The interface includes several communicating statemachines to handle command- and data transfer protocols between the host and the Flash.

Kunden havde et RF testsystem til måling af poweriveuer på nogle fjernbetjeningsmoduler. Testen var unøjagtig og gav forkerte resultater. En dags brainstorming og analyse af test setup var grundlag nok til at kunden selv kunne arbejde videre og løse problemet.
Baseret på eksisterende print, er der udviklet et apparat med 2 print i stedet for 1 og dermed dobbelt processeringskraft. MR Logic har deltaget i specifikation, design af intern sammenkobling af print, dokumentation og test af færdigt produkt.
Kunden havde et RF testsystem til måling af poweriveuer på nogle fjernbetjeningsmoduler. Testen var unøjagtig og gav forkerte resultater. En dags brainstorming og analyse af test setup var grundlag nok til at kunden selv kunne arbejde videre og løse problemet.
For kunde her MR Logic hjulpet med færdiggørelsen af et FPGA projekt, hvor der var en del problemer med håndtering af VHDL kodning, syntese, timing, stabilitet m.m. På ca en uge var problemerne løst og projektet kunne færdiggøres af kunden selv.

Page 4 of 7