Konvertering af en udgået ASIC til Altera Max-V CPLD. Eksisterende design i Verilog / Diagram blev modificeret og omprogrammeret til en Max-V CPLD. Projektet indeholdt desuden tilpasning af eksisterende print til ny CPLD og dokumentation og test.